為什么使用原子層沉積（ALD）方法對(duì)電極材料進(jìn)行包覆是必要的？

鋰電池電極由各種類型的粉末制備合成，對(duì)粉末材料表面進(jìn)行包覆已經(jīng)成為提高電池性能的有效策略。尤其在固態(tài)電池中，固體電解質(zhì)顆粒(SSA) 和電極組合之間的界面兼容性問(wèn)題仍然存在，通過(guò)界面涂層可有效地解決這一問(wèn)題。

因此，電極表面工程作為一項(xiàng)新興技術(shù)，有望提高電池的性能和安全性。原子層沉積(ALD)技術(shù)已被證明是在亞納米尺度上制造無(wú)機(jī)薄膜的高效方法，可在平面甚至高曲率的顆粒表面控制薄膜厚度以及均勻性。

原子層沉積（ALD）包覆能保證超薄的均勻涂層

01  電極材料包覆的必要性

在充放電周期中，大多數(shù)電池遇到的常見(jiàn)的與電極相關(guān)的問(wèn)題是：電極體積的巨大變化導(dǎo)致的機(jī)械疲勞以及不穩(wěn)定的固體電解質(zhì)界面（SEI）和電解質(zhì)界面（CEI）層的形成。

無(wú)論是由于 SEI 自身的不穩(wěn)定性質(zhì)還是電極的體積波動(dòng)，都可能導(dǎo)致電解質(zhì)和電極表面之間的不間斷接觸，進(jìn)而引發(fā)的副反應(yīng)會(huì)消耗電解質(zhì)，并使電極退化，最終導(dǎo)致電池失效。

此外，在循環(huán)過(guò)程中，穩(wěn)定的 SEI 在界面處的絕緣性質(zhì)的積累會(huì)增加整體電池電阻，導(dǎo)致更高的過(guò)電位和容量衰減。通過(guò)沉積超薄涂層作為人工 SEI/CEI (ASEI/ACEI)來(lái)改變電解質(zhì)電極界面(EEI)是解決電池界面問(wèn)題的有效策略。

界面問(wèn)題是導(dǎo)致電池失效的重要因素

02  選擇粉末涂層還是極片涂層

實(shí)際使用時(shí)，電極粉料混合添加劑制成漿料，并進(jìn)行涂布形成極片。電解質(zhì)滲透到電極的多孔結(jié)構(gòu)中，一方面有利于離子的傳輸，另一方面也為電解質(zhì)的分解和 SEI 的形成提供了更大的表面積。大的表面積導(dǎo)致較差的 SEI 鈍化，進(jìn)而刺激電解質(zhì)分解，最終使得循環(huán)壽命很差。因此結(jié)合實(shí)際情況衍生出兩種涂層改性的策略：

1.直接應(yīng)用于成品電極的表面的涂層技術(shù)（DC:Direct Coating)

2.對(duì)電極顆粒先進(jìn)行修飾改性（PC:Particle Coating)

左：顆粒包覆電極 右：平面涂層電極

為了便于識(shí)別通過(guò)這兩種涂層改性策略獲得的電極，我們將平面涂覆電極稱為“DC"電極，將粉末涂覆電極稱為“PC"電極。而原始的未涂層電極被稱為“UC"電極。下圖展示了電極和電解質(zhì)中電子的相對(duì)能量以及 UC 電極可以達(dá)到熱力學(xué)穩(wěn)定的氧化和還原電位區(qū)域。這是因?yàn)樵谶€原電位 μA 以上，負(fù)極會(huì)還原電解質(zhì)，而在氧化電位 μC 以下，正極則會(huì)氧化電解質(zhì)。如果添加鈍化層(例如在 DC 和 PC 電極的情況下)阻礙 SEI 的電子轉(zhuǎn)移，則可以防止這種不穩(wěn)定的氧化還原反應(yīng)，從而維持電極的穩(wěn)定。

電極的熱力學(xué)穩(wěn)定區(qū)域的能量圖示意圖，還原電位以上和氧化電位以下的區(qū)域需要 ACEI 來(lái)保持動(dòng)力學(xué)穩(wěn)定

Jung 等人在早期報(bào)告中將鈷酸鋰（LiCoO2）的 UC 陰極與 PC 和 DC Al2O3 包覆的 LiCoO2 陰極進(jìn)行了比較。在報(bào)告中，PC 比 DC 表現(xiàn)出更好的容量保持率。之后，Jung 等人報(bào)道了使用 DC 方法改性的 LiCoO2 和天然石墨(NG)電極比 PC 電極有更好的循環(huán)性能。同樣，在一些報(bào)告中認(rèn)為 PC 電極有更好的性能，特別是在高溫環(huán)境下；也有一些報(bào)告則認(rèn)為 DC 策略更好。

綜上所述，直接對(duì)涂布好的電極進(jìn)行涂層修飾的路線（DC）似乎有利于絕緣涂層材料，但該方法不適用于較高的沉積溫度，因?yàn)檫@會(huì)使極片中的粘結(jié)劑分解。

但對(duì)于 原子層沉積 ALD 工藝而言，過(guò)低的沉積溫度會(huì)導(dǎo)致不均勻性和化學(xué)氣相沉積（CVD） 產(chǎn)生。因此，需要更高的沉積溫度、極薄和更好導(dǎo)電材料涂層的情況下，粉末包覆（PC）策略更可行。

而在實(shí)際生產(chǎn)中，極片的涂層制造（DC）依賴卷對(duì)卷 ALD 設(shè)備的成熟，但目前，量產(chǎn)型卷對(duì)卷設(shè)備依然有待驗(yàn)證。而類似半導(dǎo)體或光伏 ALD 領(lǐng)域使用的片對(duì)片式設(shè)備，需要對(duì)極片進(jìn)行裁剪，是否適用于大規(guī)模量產(chǎn)，還有待驗(yàn)證。

電極極片的卷對(duì)卷設(shè)備（左）以及傳統(tǒng)的批次片對(duì)片式 ALD 設(shè)備（右）

下篇文章我們將為大家詳細(xì)介紹粉末原子層沉積（PALD）工藝及其在電極材料包覆中的應(yīng)用。